OpenEdv-开源电子网

 找回密码
 立即注册

扫一扫,访问微社区

正点原子新作:阿波罗STM32F767&F429&探索者STM32F4开发板&赶快来下载资料哦。

查看: 114|回复: 0

勇敢的芯伴你玩转Altera FPGA连载28: 内里本质探索——器件结构 下

[复制链接]

  离线 

328

主题

335

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1463
金钱
1463
注册时间
2014-7-19
在线时间
33 小时
发表于 2017-11-30 22:34:52 | 显示全部楼层 |阅读模式
正点原子公众号
勇敢的芯伴你玩转Altera FPGA连载28: 内里本质探索——器件结构
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1i5LMUUD
1.jpg
         说了这么多理论,估计大伙都有些头大了。下面举个例子,让大家看看一个简单的逻辑功能是如何用这个正常模式下的LEs来实现的。有如下一段Verilog代码:
module ex0(
        clk,rst_n,
        ain,bin,cin,dout
    );
input clk;
input rst_n;
input ain,bin,cin;
output reg dout;
always @(posedge clk or negedge rst_n)
    if(!rst_n) dout <= 1'b0;
    else dout <= (ain & bin) |cin;
endmodule
         看不懂不要紧,咱还没开始学语法呢。这个电路中,输入信号ain、bin和cin,复位信号rst_n,时钟信号clk,输出信号dout。输出信号dout在复位信号rst_n有效时输出为0,在撤销复位(rst_n = 1)后每个时钟上升沿锁存当前的最新值,这个最新值为当前输入信号ain与bin再或cin的结果。其逻辑功能如图3.24所示,是一个典型的时序逻辑,这个电路中有我们前面提到的与门、或门和寄存器等基本组件。
2.jpg
图3.24 逻辑功能视图
         再看经过Quartus II工具的“翻译”后,如图3.25所示,前面这段逻辑被映射到了Cyclone IV的LEs中。和图3.23相比较,可以确认这是LEs的正常模式,图中高亮部分是被“编程”开启功能的电路实现。不要感到稀奇,这个原本要实现与门、或门等逻辑功能的电路却不是用与门、或门来实现的,而是我们前面提到的LUT在这里扮演了很重要的角色。有人可能又要纳闷了LUT到底为何物?有那么神通广大么?别说,还真那么回事。就拿4输入的LUT来说,其实它里面就相当于一个16bit的存储器,或者你也可以理解LUT里面存放着4个输入信号的真值表,输入信号通过这个真值表便可得到期望的结果,就如我们这个实例一样。
3.jpg
图3.25 LEs中的逻辑实现

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则




QQ|联系我们|手机版|官方淘宝店|新浪微博|微信公众平台|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2018-1-24 09:51

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表
/* */