OpenEdv-开源电子网

 找回密码
 立即注册

扫一扫,访问微社区

正点原子全套STM32开发资料,上千讲STM32视频教程,RT1052教程免费下载啦...
查看: 1196|回复: 0

勇敢的芯伴你玩转Altera FPGA连载33:可综合的语法子集4

[复制链接]

  离线 

376

主题

383

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1652
金钱
1652
注册时间
2014-7-19
在线时间
41 小时
发表于 2017-12-19 21:50:43 | 显示全部楼层 |阅读模式
勇敢的芯伴你玩转Altera FPGA连载33:可综合的语法子集4
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1i5LMUUD
1.jpg
连续赋值:assign,问号表达式(?:)。
Assign用于直接互联不同的信号或直接给wire变量赋值。其基本用法如下:
assign <wire变量名> = <变量或常量>;
“?:”表达式就是简单的if…else语句,但更多的用在组合逻辑中。其基本用法如下:
(判断条件) ? (判断条件为真时的逻辑处理) : (判断条件为假时的逻辑处理)
always模块:(敏感表可以为电平、沿信号posedge/negedge;通常和@连用)。
always有多种用法,在组合逻辑中,其用法如下:
always@(*)
begin
         // 具体逻辑
end
always后若有沿信号(上升沿posedge,下降沿negedge)申明,则多为时序逻辑,其基本用法如下:
// 单个沿触发的时序逻辑
always@(<沿变化>)
begin
         //具体逻辑
End
// 多个沿触发的时序逻辑
always@(<沿变化1> or <沿变化2>)
begin
         //具体逻辑
End
运算操作符:各种逻辑操作符、移位操作符、算术操作符大多是可综合的。
Verilog中绝大多数运算操作符都是可综合的,其列表如下:
+            // 加
-            // 减
!            // 逻辑非
~            // 取反
&            // 与
~&           // 与非
|            // 或
~|           // 或非
^            // 异或
^~           // 同或
~^           // 同或
*            // 乘,是否可综合看综合工具
/            // 除,是否可综合看综合工具
%            // 取模
<<           // 逻辑左移
>>           // 逻辑右移
<            // 小于
<=           // 小等于
>            // 大于
>=           // 大等于
==           // 逻辑相等
!=           // 逻辑不等于
&&           // 逻辑与
||           // 逻辑或
赋值符号:= 和 <=
阻塞和非阻塞赋值,在具体设计中是很有讲究的,我们会在具体实例中掌握他们的不同用法。
可综合的语法是verilog可用语法里很小的一个子集,硬件设计的精髓就是力求用最简单的语句描述最复杂的硬件,这也正是硬件描述语言的本质。对于做RTL级设计来说,掌握好上面这些基本语法是很重要。

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则




关闭

报名原子哥新品发布会&粉丝见面会上一条 /1 下一条

正点原子公众号

QQ|联系我们|手机版|官方淘宝店|微信公众平台|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2018-10-20 20:33

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表
/* */