OpenEdv-开源电子网

 找回密码
 立即注册

扫一扫,访问微社区

正点原子全套STM32开发资料,上千讲STM32视频教程,RT1052教程免费下载啦...

查看: 1401|回复: 0

勇敢的芯伴你玩转Altera FPGA连载43:基于仿真的第一个工程实例之Verilog语法检查

[复制链接]

  离线 

368

主题

375

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1621
金钱
1621
注册时间
2014-7-19
在线时间
39 小时
发表于 2018-1-22 21:15:01 | 显示全部楼层 |阅读模式
正点原子公众号
勇敢的芯伴你玩转Altera FPGA连载43:基于仿真的第一个工程实例之Verilog语法检查
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1i5LMUUD
1.jpg
         为了验证一下设计输入的代码的基本语法是否正确,可以点击“Flow à Compilation”下的“Analysis & Elaboration”按钮,如图6.8所示。

2.jpg 图6.8 编译源码
语法检查完成后,如图6.9所示。“Analysis &Elaboration”按钮前面打上了绿色的勾。

图6.9 语法检查成功
同时我们可以查看打印窗口的Processing里的信息,包括各种warning和Error。Error是不得不关注的,因为Error意味着我们的代码有语法错误,后续的编译将无法继续;而warning则不一定是致命的,但很多时候warning中暗藏玄机,很多潜在的问题都可以从这些条目中寻找到蛛丝马迹。当然了,也并不是说一个设计编译下来就不可以有warning,如果设计者确认这些warning符合我们的设计要求,那么可以忽略它。
4.jpg
图6.10 语法检查打印信息

3.jpg
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则




关闭

必看:"原子哥”力荐上一条 /1 下一条

QQ|联系我们|手机版|官方淘宝店|微信公众平台|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2018-8-19 00:13

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表
/* */