OpenEdv-开源电子网

 找回密码
 立即注册

扫一扫,访问微社区

正点原子全套STM32/FPGA开发资料,上千讲STM32视频教程,RT1052教程免费下载啦...
查看: 317|回复: 0

勇敢的芯伴你玩转Altera FPGA连载77:基于SignalTap II的超声波测距调试之SignalTap II调试

[复制链接]

  离线 

383

主题

390

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1677
金钱
1677
注册时间
2014-7-19
在线时间
42 小时
发表于 2018-6-14 20:24:40 | 显示全部楼层 |阅读模式
勇敢的芯伴你玩转Altera FPGA连载77基于SignalTap II的超声波测距调试之SignalTap II调试
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1i5LMUUD
1.jpg
         在Quartus II重新编译后,我们再次进入SignalTapII Logic Analyzer的界面,如图9.15所示,在确保连接好SF-CY4开发板、超声波模块、USB-Blaster下载线和USB电源线后,在JTAG ChainConfiguration中可以分别点击Setup和Scan Chain识别USB-Blaster并建立连接,随后点击图示左下角的“…”按钮,加载cy4.sof文件。点击SOF Manager后面的Programmer按钮进行下载。
2.jpg
图9.15 SignalTap II Logic Analyzer的在线烧录视窗
         完成FPGA的下载配置后,我们点击选中Instance下面的唯一一个选项,如图9.16所示,然后再点击它上面的连续触发按钮。
3.jpg
图9.16 选择信号采集项
         如图9.17所示,我们可以看到采样信号ultrasound_echo和ultrasound_trig不停的有新的采样波形产生,如果在超声波模块前面放置障碍物(比如一本书),这个障碍物距离超声波模块的远近,会让ultrasound_echo信号波形的高脉冲保持时间发生变化。
4.jpg
图9.17 信号采集波形

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则




关闭

正点原子STM32/FPGA资料免费洗澡上一条 /1 下一条

正点原子公众号

QQ|联系我们|手机版|官方淘宝店|微信公众平台|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2018-12-12 18:56

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表
/* */